| 发明名称 | 集成电路引脚多状态表示方法及其外接电路 | ||
| 摘要 | 本发明涉及集成电路技术领域，特别是一种集成电路引脚多状态表示方法，其特征在于：集成电路引脚内设置有不同电位的逻辑电路，通过内置逻辑电路，集成电路一引脚的高电位处理成高、低两种电平作为输出扫描；将集成电路引脚的低电位处理成高、低两种电平作为输入扫描。本发明能实现一个引脚多个状态，以减少芯片的引脚数从而降低芯片的成本。 | ||
| 申请公布号 | CN104767514A | 申请公布日期 | 2015.07.08 |
| 申请号 | CN201510111859.4 | 申请日期 | 2015.03.16 |
| 申请人 | 福州大学 | 发明人 | 施隆照 |
| 分类号 | H03K19/00(2006.01)I;H03K19/0175(2006.01)I | 主分类号 | H03K19/00(2006.01)I |
| 代理机构 | 福州元创专利商标代理有限公司 35100 | 代理人 | 程春宝 |
| 主权项 | 一种集成电路引脚多状态表示方法，其特征在于：集成电路引脚内设置有不同电位的逻辑电路，通过内置逻辑电路，将集成电路一引脚的高电位处理成高、低两种电平作为输出扫描；将集成电路引脚的低电位处理成高、低两种电平作为输入扫描，使集成电路一个引脚实现4个及以上状态。 | ||
| 地址 | 350108 福建省福州市闽侯县上街镇大学城学园路2号福州大学新区 | ||