发明名称 |
一种实现兼容串并输入方式的电路及串并行控制系统 |
摘要 |
本实用新型公开了一种实现兼容串并输入方式的电路及串并行控制系统,所述电路包括电压判断模块、待机控制模块以及静音控制模块,所述待机控制模块、静音控制模块分别与所述电压判断模块连接,所述电压判断模块与电压输入端连接,所述待机控制模块与待机输出端连接,所述静音控制模块与静音输出端连接。本实用新型一种实现兼容串并输入方式的电路,解决了不同音频控制领域控制方式不能兼容的问题,即可实现串行控制,即单总线控制,又可实现并行控制,兼容市场上的所有机型,使电路更容易实现开关机噪声的抑制。 |
申请公布号 |
CN204462727U |
申请公布日期 |
2015.07.08 |
申请号 |
CN201520097026.2 |
申请日期 |
2015.02.11 |
申请人 |
无锡市晶源微电子有限公司 |
发明人 |
王海兵 |
分类号 |
G05B19/042(2006.01)I |
主分类号 |
G05B19/042(2006.01)I |
代理机构 |
南京经纬专利商标代理有限公司 32200 |
代理人 |
许方 |
主权项 |
一种实现兼容串并输入方式的电路,其特征在于:包括电压判断模块、待机控制模块以及静音控制模块,所述待机控制模块、静音控制模块分别与所述电压判断模块连接,所述电压判断模块与电压输入端连接,所述待机控制模块与待机输出端连接,所述静音控制模块与静音输出端连接;所述待机控制模块包括第一~第五PMOS管、第一~第二NMOS管,其中第一~第四PMOS管以及第一~第二NMOS管的栅极均连接电压判断模块,第一PMOS管的源极接电源,第一PMOS管的漏极分别连接第二PMOS管的源极、第五PMOS管的源极,第二PMOS管的漏极连接第三PMOS管的源极,第三PMOS管的漏极连接第四PMOS管的源极,第四PMOS管的漏极分别连接第五PMOS管的栅极、第一NMOS管的漏极以及待机输出端,第一NMOS管的源极连接第二NMOS管的漏极,第二NMOS管的源极接地,第五PMOS管的漏极接地;所述静音控制模块包括第六~第八PMOS管、第三~第五NMOS管,其中第六~第七PMOS管以及第三~第四NMOS管的栅极均连接电压判断模块,第六PMOS管的源极接电源,第六PMOS管的漏极分别连接第七PMOS管的源极、第八PMOS管的源极,第七PMOS管的漏极、第三NMOS管的漏极、第八PMOS管的栅极以及第五NMOS管的栅极共点连接后与静音输出端连接,第三NMOS管的源极分别连接第四NMOS管的漏极、第五NMOS管的源极,第五NMOS管的的漏极接电源,第四NMOS管的源极接地,第八PMOS管的漏极接地。 |
地址 |
214028 江苏省无锡市国家高新技术产业开发区106-C地块A幢209室 |