| 摘要 |
본 발명의 한 실시형태로서, 클럭 신호를 입력하는 클럭 신호 입력부와, 입력 신호를 입력하는 입력부와, 상기 클럭 신호 입력부에 입력되는 클럭 신호에 따라, 상기 입력부에 입력된 입력 신호의 샘플링을 하는 샘플링부와, 상기 샘플링의 주기에 따라 신호처리를 하여, 출력 신호를 출력하는 신호 처리부를 가지고, 상기 클럭 신호 입력부에 입력되는 클럭 신호의 주기가 길어지면, 상기 신호 처리부가 출력하는 출력 신호를 작게 하는 데이터 변환기를 제공한다. |
