| 摘要 |
<p>본 발명은, PN 접합의 일부에 전계 및 전류가 집중하는 문제를 해소할 수 있는 반도체 소자를 제공하는 것을 목적으로 한다. 제1도전형의 반도체 기판(10)과, 상기 반도체 기판의 윗면측에 형성된 제2도전형의 활성 영역(12)과, 상기 반도체 기판의 윗면측에 평면에서 볼 때 상기 활성 영역과 접하도록 형성된 제2도전형의 내측 VLD 영역(14)과, 상기 반도체 기판의 윗면측에 평면에서 볼 때 상기 내측 VLD 영역의 상기 활성 영역과 접하는 부분과 반대측의 부분과 접하도록 형성된 제2도전형의 웰 영역(16)을 구비한다. 상기 웰 영역은 상기 활성 영역보다도 깊게 형성되고, 상기 내측 VLD 영역은, 상기 활성 영역과 접하는 부분에서는 상기 활성 영역과 동일한 깊이이고, 상기 활성 영역으로부터 상기 웰 영역을 향해 깊이가 점증하여, 상기 웰 영역과 접하는 부분에서는 상기 웰 영역과 동일한 깊이가 된다.</p> |
