或逻辑和与非逻辑器件的结构及制作方法

摘要

本发明公开了一种或和与非逻辑器件的结构，或逻辑器件制作在接地的p阱或p型衬底中，上面有两个并联并紧邻的门控栅，各自控制其下两个相邻并并联的n型导电沟道；在沿着两个门控栅交界线的方向上，在门控栅两端有高掺杂n型源区和漏区，作为两个沟道的引出端；门控栅上各有一个多晶硅栅极，两个多晶硅栅极相互电学隔离并独立引出，作为或逻辑的两个输入端。与非逻辑器件和或逻辑器件结构类似，不同的是制作在n阱或n型衬底中，源漏区为高掺杂p型。本发明还公开了上述结构的或和与非逻辑器件的制作方法。本发明通过设计新型的或和与非逻辑器件结构，不仅简化了器件和电路结构，减小了电路面积和制造成本，而且使电路的时序控制更为简单。

主权项

或逻辑器件的结构，其特征在于，制作在p阱或p型衬底中，p阱或p型衬底接地，上面有两个并联并紧邻的门控栅，各自控制其下两个相邻并并联的n型导电沟道；在沿着两个门控栅交界线的方向上，在门控栅的两端有高掺杂n型源区和漏区，作为两个n型导电沟道的引出端；门控栅上各有一个多晶硅栅极，两个多晶硅栅极相互电学隔离并独立引出，作为或逻辑的两个输入端。