发明名称 衬底处理系统、半导体器件的制造方法及存储介质
摘要 本发明提供衬底处理系统、半导体器件的制造方法及存储介质,来提高形成在衬底上的膜的特性,并提高生产量。上述衬底处理系统具有:收纳衬底的多个处理室;向多个上述处理室依次供给处理气体的处理气体供给系统;向多个上述处理室依次供给被活化的反应气体的反应气体供给系统;设在上述处理气体供给系统中的缓冲容器;和控制部,以向多个上述处理室分别交替地供给上述处理气体和上述反应气体的方式,控制上述处理气体供给系统和上述反应气体供给系统,使得向多个上述处理室中的任意一个供给反应气体的时间,成为向多个上述处理室中的任意一个供给处理气体的时间与向上述缓冲容器供给处理气体的时间的合计时间。
申请公布号 CN104746040A 申请公布日期 2015.07.01
申请号 CN201410124235.1 申请日期 2014.03.28
申请人 株式会社日立国际电气 发明人 佐藤武敏
分类号 C23C16/44(2006.01)I;C23C16/455(2006.01)I;C23C16/54(2006.01)I 主分类号 C23C16/44(2006.01)I
代理机构 北京市金杜律师事务所 11256 代理人 陈伟
主权项 一种衬底处理系统,其特征在于,具有:收纳衬底的多个处理室;向多个所述处理室依次供给处理气体的处理气体供给系统;向多个所述处理室依次供给被活化的反应气体的反应气体供给系统;设在所述处理气体供给系统中的缓冲容器;和控制部,以向多个所述处理室分别交替地供给所述处理气体和所述反应气体的方式,控制所述处理气体供给系统和所述反应气体供给系统,使得向多个所述处理室中的任意一个供给反应气体的时间,成为向多个所述处理室中的任意一个供给处理气体的时间与向所述缓冲容器供给处理气体的时间的合计时间。
地址 日本东京都