| 主权项 |
一种容量可扩展的星载大容量存储系统，其特征在于，该系统为双总线架构，包括电源组件、控制和接口组件以及一个以上存储组件，各组件之间均通过层叠式电连接器连接，其中层叠式电连接器中具有多个传输节点，分别用于传输RS485总线信号、M‑LVDS总线信号以及电源信号；其中、RS485总线以及M‑LVDS总线中均以控制和接口组件为主设备；各组件以堆叠的方式放置；所述电源组件包括顺次相连的过流保护电路、浪涌抑制电路、滤波电路和DC/DC电路，其中将卫星平台提供的一次电源输入至过流保护电路，由所述DC/DC电路转换成其他各组件所需的二次电源；所述控制和接口组件包括数据存储FPGA芯片和控制MCU芯片，控制MCU芯片连接至数据存储FPGA芯片的控制端；所述数据存储FPGA芯片通过M‑LVDS总线接口连接至M‑LVDS总线，通过M‑LVDS总线将输入数据进行路由分发至各存储组件，各存储组件的回放数据也通过M‑LVDS总线进入到数据存储FPGA芯片中；数据存储FPGA芯片通过高速数据输入/输出接口连接卫星或其他外部设备，用于接收卫星或其他外部设备的输入数据，同时将各存储组件的回放数据通过高速数据输入/输出接口回放输出至卫星或者其他外部设备；所述控制MCU芯片通过RS485总线接口连接至RS485总线，用于对各存储组件进行识别管理，存储每个存储组件的ID以及该存储系统总的有效存储容量；控制MCU芯片通过总线接口连接卫星平台上的指令总线，接收并解析总线指令，根据总线指令控制所述数据存储FPGA芯片进行数据的输入和回放；所述存储组件由逻辑控制FPGA和配置程序管理FPGA构成，其中所述配置程序管理FPGA通过RS485总线接口连接至RS485总线；所述逻辑控制FPGA通过M‑LVDS总线接口连接至M‑LVDS总线，用于完成输入数据的存储以及回放数据的回放处理；针对每一个存储组件，在其逻辑控制FPGA选取多个预留的IO管脚固化其电平高低状态，作为标识该存储组件的ID供所述控制MCU芯片进行识别管理。 |
