| 发明名称 | 在具有交叉耦合的位线保持器的存储器阵列中在读取写入冲突期间进行假读以防止瞬态开路电流 | ||
| 摘要 | 本发明提供用于检测及抑制存储器阵列(200)中的瞬态开路电流的系统及方法。在具有交叉耦合的位线保持器(208a到b)的静态随机存取存储器SRAM阵列中发生同时读取写入冲突的情况下，实施假读以防止瞬态开路电流。当检测到对所述存储器阵列的第一条目(202i)的同时读取及写入操作时，抑制对所述第一条目的所述读取操作(206i)且执行对所述存储器阵列的第二条目(202j)的假读操作(206j)。允许不受干扰地继续进行对所述第一条目的所述写入操作(204i)。 | ||
| 申请公布号 | CN104756190A | 申请公布日期 | 2015.07.01 |
| 申请号 | CN201380055690.4 | 申请日期 | 2013.10.29 |
| 申请人 | 高通股份有限公司 | 发明人 | 哈里什·尚卡尔;戴维·保罗·霍夫;马尼什·加尔吉 |
| 分类号 | G11C8/16(2006.01)I;G11C11/419(2006.01)I;G11C8/08(2006.01)I;G11C11/418(2006.01)I | 主分类号 | G11C8/16(2006.01)I |
| 代理机构 | 北京律盟知识产权代理有限责任公司 11287 | 代理人 | 宋献涛 |
| 主权项 | 一种在包括交叉耦合的位线保持器的静态随机存取存储器SRAM阵列中防止瞬态开路电流的方法，所述方法包括：检测对所述SRAM阵列的第一条目的同时读取及写入操作(502)；抑制对所述第一条目的所述读取操作(504)；以及执行对所述SRAM阵列的第二条目的假读操作，所述第一条目及所述第二条目耦合到所述交叉耦合的位线保持器(506)。 | ||
| 地址 | 美国加利福尼亚州 | ||