发明名称 形成低电容静电放电装置的方法及其结构
摘要
申请公布号 TWI491019 申请公布日期 2015.07.01
申请号 TW097134579 申请日期 2008.09.09
申请人 半导体组件工业公司 发明人 汤玛士 基那;张基;法蓝欣Y 罗布;刘明焦;阿里 沙利;小约翰 麦可 派西;张乔治
分类号 H01L27/02 主分类号 H01L27/02
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 一种静电放电(ESD)装置,其包含:该ESD装置之一第一端子;该ESD装置之一第二端子;一齐纳二极体,其具有一耦接至该ESD装置之该第二端子的阳极且亦具有一阴极;一第一P-N二极体,其与该齐纳二极体串联耦接,该第一P-N二极体具有一阳极及一阴极;及一第二P-N二极体,其与该齐纳二极体及该第一P-N二极体之串联组合并联耦接,该第二P-N二极体具有一阴极且亦具有一阳极,该第二P-N二极体之该阳极耦接至该齐纳二极体之该阳极且耦接至该ESD装置之该第二端子,其中该ESD装置进一步包含:一第一传导类型之一半导体基板,其具有不小于大约1×1019原子/cm3之一第一峰值掺杂浓度;一第二传导类型之一第一半导体区域,其具有大约该第一峰值掺杂浓度且与该半导体基板形成一第一P-N接面,其中该第一P-N接面形成该齐纳二极体的一接面;该第二传导类型之一第二半导体区域,其在该第一半导体区域上且亦在该半导体基板之一部分上,其中该第二半导体区域具有小于该第一峰值掺杂浓度的一第二峰值掺杂浓度;该第一传导类型之一第一掺杂区域,其位于该第二半 导体区域中且覆该第一半导体区域,该第一掺杂区域与该第一半导体区域间隔开至少二微米之一距离,该第一掺杂区域具有大约该第一峰值掺杂浓度;及一第一渠沟隔离区域,其自该第二半导体区域之一上表面延伸穿过该第一半导体区域且进入该半导体基板,其中该第一渠沟隔离区域围绕该第一掺杂区域的一外部周边。
地址 美国