发明名称 半导体器件及其制造方法
摘要 一种半导体器件及其制造方法,该半导体器件包括:半导体衬底;半导体元件,形成在半导体衬底上;第一金属环,环绕半导体元件;绝缘膜,形成为覆盖半导体元件,并在其中布置有第一金属环;以及凹槽,形成在绝缘膜中,其中,通过以如下方式叠置多个金属层来形成第一金属环,所述方式即,使得多个金属层的各自的外侧侧面彼此齐平,或者使得放置在下方金属层上方的多个金属层的每一个的外侧侧面比该下方金属层的外侧侧面放置得更加靠近内侧;以及该凹槽具有第一底部,该第一底部被布置在第一金属环的内侧,并延伸至第一金属环的最上层金属层的上表面的深度。
申请公布号 CN102856301B 申请公布日期 2015.07.01
申请号 CN201210135812.8 申请日期 2012.04.28
申请人 富士通半导体股份有限公司 发明人 吉泽和隆;江间泰示
分类号 H01L23/58(2006.01)I;H01L21/78(2006.01)I 主分类号 H01L23/58(2006.01)I
代理机构 隆天知识产权代理有限公司 72003 代理人 张浴月;张志杰
主权项 一种半导体器件,包括:半导体衬底;半导体元件,形成在所述半导体衬底上;绝缘膜,形成在所述半导体元件上;第一金属环,环绕所述半导体元件和形成在所述绝缘膜中;以及第一凹槽,形成在所述绝缘膜中;其中:所述第一金属环包括金属层;所述金属层包括第一接触层部分、第一布线层部分和第二接触层部分;所述第二接触层部分被直接放置于所述第一布线层部分上;所述第一布线层部分的外侧侧面与所述第一接触层部分的外侧侧面齐平,或者比所述第一接触层部分的外侧侧面放置得更加靠近内侧;所述第二接触层部分的外侧侧面与所述第一布线层部分的外侧侧面齐平,或者比所述第一布线层部分的外侧侧面放置得更加靠近内侧;所述第一凹槽包括第一底部,所述第一底部被布置在所述第一金属环的内侧;以及所述第一底部具有低于或者等于所述第一金属环的最上层金属层的上表面的深度。
地址 日本神奈川县横滨市