半导体器件

摘要

本发明的目的是防止在能够进行无线数据通信的半导体器件中由于脉冲宽度差导致的错误或故障如不响应。在半导体器件中，电平转移电路被提供于数据解调电路和每一个电路块之间，在该电路块中，从数据解调电路输出解调信号。以这种方式，解调信号的电压幅度几乎与自每一电路块的输出信号的电压幅度相等。因此，解调信号的脉冲宽度几乎与每一电路块中的信号的脉冲宽度相等，或者解调信号的脉冲宽度几乎与自每一电路块的输出信号的脉冲宽度相等。因此，可以防止由于脉冲宽度差导致的错误或故障如不响应。

主权项

一种半导体器件，包括：数据解调电路，在其中解调无线信号；电平转移电路，在其中输入所述数据解调电路的输出信号；时钟产生电路，在其中输入所述电平转移电路的输出；控制电路，在其中输入所述电平转移电路的输出，其中，所述电平转移电路被提供有第一DC电源电压和第二DC电源电压，所述第二DC电源电压的电压幅度低于所述第一DC电源电压的电压幅度，其中，所述控制电路被提供有所述第二DC电源电压，其中，所述电平转移电路输出具有与所述第二DC电源电压的电压幅度相同的电压幅度的信号，其是由具有与所述第一DC电源电压的电压幅度相同的电压幅度的输入信号转换的，其中，所述时钟产生电路输出时钟信号到所述控制电路，其中，所述电平转移电路包括第一至第五P沟道晶体管和第一至第三N沟道晶体管，其中，所述第一N沟道晶体管的漏极连接到所述第一P沟道晶体管的漏极和所述第四P沟道晶体管的栅极，其中，所述第一P沟道晶体管的源极连接到所述第三P沟道晶体管的漏极，其中，所述第三P沟道晶体管的源极和所述第四P沟道晶体管的源极被供给有所述第二DC电源电压，其中，所述第四P沟道晶体管的漏极连接到所述第二P沟道晶体管的源极，其中，所述第二P沟道晶体管的漏极连接到所述第三P沟道晶体管的栅极和所述第二N沟道晶体管的漏极，其中，所述第一N沟道晶体管的栅极和所述第一P沟道晶体管的栅极连接到所述第五P沟道晶体管的漏极和所述第三N沟道晶体管的漏极，其中，所述第五P沟道晶体管的源极被供给有所述第一DC电源电压，其中，所述第二N沟道晶体管的栅极、所述第三N沟道晶体管的栅极、所述第二P沟道晶体管的栅极和所述第五P沟道晶体管的栅极连接到输入端子，和其中，所述第一N沟道晶体管的漏极、所述第一P沟道晶体管的漏极和所述第四P沟道晶体管的栅极连接到输出端子。