发明名称 像素电路及其驱动方法、显示装置
摘要 本发明提供一种像素电路及其驱动方法和一种显示装置,所述像素电路包括:驱动晶体管、发光器件、存储电容和选通模块,存储电容的第一端与驱动晶体管的栅极相连,存储电容的第二端与驱动晶体管的第一极相连,像素电路还包括补偿模块和开关模块,补偿模块包括:复位子模块,复位子模块的输出端与驱动晶体管的第二极相连,用于在复位阶段向驱动晶体管的第一极充电,以将驱动晶体管的阈值电压存储在存储电容内;分压子模块,分压子模块的第一端与所述驱动晶体管的第一极相连,所述分压子模块的第二端与高电平输入端相连,以使得所述分压子模块与所述存储电容并联。本发明能够减小阈值电压和电源内阻压降对显示均匀性的影响,改善显示效果。
申请公布号 CN104751799A 申请公布日期 2015.07.01
申请号 CN201510171194.6 申请日期 2015.04.10
申请人 京东方科技集团股份有限公司 发明人 李云飞
分类号 G09G3/32(2006.01)I 主分类号 G09G3/32(2006.01)I
代理机构 北京天昊联合知识产权代理有限公司 11112 代理人 彭瑞欣;陈源
主权项 一种像素电路,包括:驱动晶体管、发光器件、存储电容和选通模块,所述选通模块连接在数据线和所述驱动晶体管的栅极之间,其特征在于,所述存储电容的第一端与所述驱动晶体管的栅极相连,所述存储电容的第二端与所述驱动晶体管的第一极相连,所述像素电路还包括补偿模块和开关模块,所述补偿模块包括:复位子模块,所述复位子模块的输出端与所述驱动晶体管的第二极相连,用于在复位阶段向所述驱动晶体管的第一极充电,以将所述驱动晶体管的阈值电压存储在所述存储电容内;分压子模块,所述分压子模块的第一端与所述驱动晶体管的第一极相连,所述分压子模块的第二端与高电平输入端相连,以使得所述分压子模块与所述存储电容并联;所述开关模块与所述高电平输入端、所述驱动晶体管分别相连,用于在发光阶段使得所述高电平输入端与所述驱动晶体管的第一极导通。
地址 100015 北京市朝阳区酒仙桥路10号