FPGA设备访问验证装置及方法

摘要

本发明实施例提供了一种FPGA设备访问验证装置及方法，包括：随机数生成模块，产生随机的写有效信号和随机的读有效信号发送到总线；产生随机的写操作参数；写操作模块，发送写操作参数；获取写命令接收标识，保存写操作参数和对应的写命令接收标识到存储模块；读操作模块，根据写操作参数生成读操作参数发送到总线；接收读取的数据并存储读操作参数和读取的数据到存储模块；存储模块，用于保存写操作参数和写命令接收标识；保存读操作参数以及读取的数据；判断模块，用于将写操作参数中的写数据与对应的读命令所读取的数据进行比较，判断设备访问的正确性。本发明实施例的装置和方法能有效提高FPGA设备访问验证场景的覆盖率。

主权项

一种FPGA设备访问验证装置，其特征在于，包括：随机数生成模块，产生随机的写有效信号和随机的读有效信号发送到总线；产生随机的写操作参数；写操作模块，用于发送所述写操作参数到总线；获取写命令接收标识，保存所述写操作参数和对应的写命令接收标识到存储模块；读操作模块，用于根据所述写操作参数生成读操作参数发送到总线；接收读取的数据并存储所述读操作参数和所述读取的数据到存储模块；存储模块，用于保存所述写操作参数和写命令接收标识；保存所述读操作参数以及所述读取的数据；判断模块，用于将写操作参数中的写数据与对应的读命令所读取的数据进行比较，判断设备访问的正确性；其中，所述写操作参数包括，写命令、写地址、写数据；所述读操作参数包括，与所述写命令对应的读命令、与所述写地址对应的读地址。