发明名称 Semiconductor device and method of forming patterns for semiconductor device
摘要 <p>다양한 폭을 가지는 패턴들을 동시에 형성하면서 일부 영역에서는 더블 패터닝 기술에 의해 패턴 밀도를 배가시키는 반도체 소자의 패턴 형성 공정 및 이 공정을 용이하게 적용할 수 있는 구조를 가지는 반도체 소자를 개시한다. 본 발명에 따른 반도체 소자는 제1 방향으로 상호 평행하게 연장되어 있는 복수의 라인 패턴을 포함한다. 복수의 라인 패턴중에서 선택되는 복수의 제1 라인 패턴은 제2 방향을 따라 교호적으로 선택되고 양 측에서 각각 이웃하고 있는 2 개의 라인 패턴의 양 단부들중 소자 영역의 제1 끝 부분에 더 가까운 각 단부에 비해 제1 끝 부분으로부터 더 먼 거리에 위치되는 제1 단부를 가진다. 복수의 라인 패턴중에서 선택되는 복수의 제2 라인 패턴은 제2 방향을 따라 교호적으로 선택되고 양 측에서 각각 이웃하고 있는 2 개의 라인 패턴의 양 단부들중 제1 끝 부분에 더 가까운 각 단부보다 제1 끝 부분으로부터 더 가까운 거리에 위치되는 제2 단부를 가진다.</p>
申请公布号 KR101532012(B1) 申请公布日期 2015.06.30
申请号 KR20080133838 申请日期 2008.12.24
申请人 发明人
分类号 H01L21/027 主分类号 H01L21/027
代理机构 代理人
主权项
地址