发明名称 Versatztoleranten Taktrückgewinnungsarchitektur
摘要 <p>Vorrichtung, die umfasst: eine Komparatoreinheit zum Empfangen von wenigstens drei Datensignalen, deren entsprechende Taktsignale in die wenigstens drei Datensignale eingebettet sind, wobei die Komparatoreinheit ein erstes, zweites und drittes Taktsignal liefert; und eine mit der Komparatoreinheit gekoppelte Verzögerungseinheit, wobei die Verzögerungseinheit das erste, zweite und dritte Taktsignal zum Erzeugen von verzögerten Versionen des ersten, zweiten bzw. dritten Taktsignals empfängt.</p>
申请公布号 DE202015001474(U1) 申请公布日期 2015.06.29
申请号 DE20152001474U 申请日期 2015.02.25
申请人 INTEL CORP. 发明人
分类号 H04L7/04 主分类号 H04L7/04
代理机构 代理人
主权项
地址