摘要 |
본 발명의 일 실시형태는 유전체층을 포함하며, 폭을 W 및 두께를 T라 할 때, T/W 〉1.0을 만족하는 세라믹 본체; 및 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 적층되는 제1 및 제2 내부전극;을 포함하며, 상기 세라믹 본체의 두께 방향 상부에 적층된 제1 및 제2 내부전극의 평균 폭을 M1, 상기 세라믹 본체의 두께 방향 하부에 적층된 제1 및 제2 내부전극의 평균 폭을 M2라 할 때, M1>M2를 만족하는 적층 세라믹 전자부품을 제공할 수 있다. |