半导体芯片的包埋式板级封装结构

摘要

本实用新型公开了一种半导体芯片的包埋式板级封装结构，包括：电路板；设于电路板内的、用以容置半导体芯片的开口或空腔；分别设置于电路板的第一、二表面的第一、二线路层，且第一、二线路层经贯穿电路板的导电通路电连接，第一、二线路层表面分别对应电路板的最高、最低表面；设于开口或空腔内的半导体芯片，该芯片经第二线路层与第一线路层电连接，且该芯片的I/O焊盘表面至少自第二线路层表面露出，并与电路板的最低表面处于同一平面；封装材料，用以覆盖电路板的第一表面、第一线路层及填充开口或空腔内未被芯片占据的空间。藉由本实用新型的设计可以大幅降低传感器的封装成本，减小封装体积，以及有效提升传感器的性能。

主权项

一种半导体芯片的包埋式板级封装结构，其特征在于包括：电路板；设于所述电路板内的、至少用以容置半导体芯片的开口或空腔，分别设置于所述电路板的第一表面和第二表面的第一线路层和第二线路层，且所述第一线路层和第二线路层经贯穿所述电路板的导电通路电连接，所述第一线路层表面与第二线路层表面分别对应所述电路板的最高表面和最低表面；设置于所述开口或空腔内的半导体芯片，所述芯片经第二线路层与第一线路层电连接，且所述芯片的I/O 焊盘表面至少自所述第二线路层表面露出，并与所述第二线路层表面或所述电路板的最低表面处于同一平面；封装材料，至少用以覆盖所述电路板的第一表面、第一线路层及填充所述开口或空腔内未被所述芯片占据的空间。