一种基于SiP的可重构嵌入式计算机模块

摘要

本发明公开了一种基于SiP的可重构嵌入式计算机模块，包括基于DSP的最小系统SiP模块，SiP模块包括DSP、FPGA、自举配置单元以及配置数据接口单元；该模块的功能与性能以及体系结构的确定是在多个型号任务的需求分析的基础上进行的共性提炼，因此该模块在功能、性能上具有广泛的适用性。本发明采用DSP+FPGA标准化体系结构，将FPGA可重构技术和SiP小型化封装技术充分结合到了一起，不仅降低了功耗、减小了体积、提高了可靠性，同时由于其通用性的设计，大大提高了此模块的应用范围，方便了后期的维护和升级。

主权项

一种基于SiP的可重构嵌入式计算机模块，其特征在于：包括基于DSP的最小系统SiP模块，SiP模块包括DSP、FPGA、自举配置单元以及配置数据接口单元；其中，FPGA，用于接收来自于PROM的配置数据或者经过DSP转换来自于自举配置单元的配置数据；自举配置单元，采用FLASH接口，保存预先装好的FPGA配置数据、多任务的配置数据或备份的配置数据；DSP包括配置信号发生单元和时序状态转换单元；配置信号发生单元，用于产生配置FPGA所需的配置数据和时序；时序状态转换单元，一方面实现FPGA配置方式的状态切换；另一方面将配置信号发生单元产生的信号转换成FPGA配置接口所需的信号；配置数据接口单元，通过RS‑422接口从弹上控制计算机接收FPGA配置数据；DSP的管脚GP3、GP10、GP11、GP8、GP9分别与FPGA的管脚/PROGRAM、/CS、/WRITE、/INIT以及DONE相连，DSP的管脚GP12、GP13和GP15均连接到FPGA的管脚M[0,2]上；DSP的管脚ADDRESS、DATA、/WE以及/OE对应连接到自举配置单元FLASH的对应管脚上。