| 摘要 |
각각의 상이한 타입의 메모리 디바이스들과 인터페이싱하기 위한 적어도 2개의 상이한 핀아웃 할당(30 및 32)을 갖도록 구성될 수 있는, 호스트(14)와 통신하는, 데이터 스토리지 디바이스(12)의 메모리 제어기(40). 각각의 핀아웃 할당은 특정 메모리 인터페이스 프로토콜에 대응한다. 메모리 제어기의 각각의 메모리 인터페이스 포트는, 사용되는 선택된 메모리 인터페이스 프로토콜에 기초하여, 상이한 기능적 신호 할당들에 대해 구성 가능한 포트 버퍼 회로(400, 404, 406)을 포함한다. 각각의 메모리 인터페이스 포트에 대한 인터페이스 회로 구성은 메모리 제어기의 미리 정해진 포트 또는 레지스터들을 설정하는 것에 의해 선택될 수 있다. |
