| 发明名称 | 碳化硅半导体器件及其制造方法 | ||
| 摘要 | 提供了一种碳化硅衬底(10)，包括第一杂质区(17)、阱区(13)、以及通过阱区(13)与第一杂质区(17)分离的第二杂质区(14)。二氧化硅层(15)被形成为与第一杂质区(17)和阱区(14)接触。栅电极(27)被形成在二氧化硅层(15)上。含硅材料(22)被形成在第一杂质区(17)上。含硅材料(22)被氧化。二氧化硅层(15)包括第一杂质区(17)上的第一二氧化硅区(15a)和阱区(13)上的第二二氧化硅区(15b)。第一二氧化硅区(15a)的厚度大于第二二氧化硅区(15b)的厚度(T2)。因此，能够提供能够实现改进的开关特性并且抑制漏电流的减小的碳化硅半导体器件及其制造方法。 | ||
| 申请公布号 | CN104737292A | 申请公布日期 | 2015.06.24 |
| 申请号 | CN201380055289.0 | 申请日期 | 2013.10.08 |
| 申请人 | 住友电气工业株式会社 | 发明人 | 日吉透;斋藤雄 |
| 分类号 | H01L29/12(2006.01)I;H01L21/336(2006.01)I;H01L29/78(2006.01)I | 主分类号 | H01L29/12(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 11219 | 代理人 | 李兰;孙志湧 |
| 主权项 | 一种制造碳化硅半导体器件的方法，包括以下步骤：制备碳化硅衬底，所述碳化硅衬底包括：第一杂质区，所述第一杂质区具有第一导电类型；阱区，所述阱区与所述第一杂质区接触并且具有不同于所述第一导电类型的第二导电类型；以及第二杂质区，所述第二杂质区通过所述阱区与所述第一杂质区分离并且具有所述第一导电类型；形成二氧化硅层，所述二氧化硅层与所述第一杂质区和所述阱区接触；以及在所述二氧化硅层上形成栅电极，形成二氧化硅层的所述步骤包括以下步骤：在所述第一杂质区上形成含硅材料，氧化所述含硅材料，以及氧化被夹在所述第一杂质区和所述第二杂质区之间的所述阱区的表面，所述二氧化硅层包括在所述第一杂质区上的第一二氧化硅区，以及被夹在所述第一杂质区和所述第二杂质区之间的所述阱区上的第二二氧化硅区，假定所述第一二氧化硅区的厚度是第一厚度并且所述第二二氧化硅区的厚度是第二厚度，则所述第一厚度大于所述第二厚度。 | ||
| 地址 | 日本大阪府大阪市 | ||