发明名称 一种选择器及其制造方法
摘要 本发明提供一种选择器及其制造方法,所述方法包括:提供半导体衬底,在半导体衬底上形成钝化层;在钝化层上形成具有隔离槽的第一金属层,隔离槽将第一金属层分隔为分别与形成在半导体衬底上的CMOS的漏极、栅极和源极连通的三个部分;沉积形成牺牲层,覆盖第一金属层;在牺牲层的与第一金属层的连通CMOS的漏极的部分相接触的部分中形成凹槽;沉积并研磨第二金属层,形成与选择器的悬臂梁的末端相连的触点;在牺牲层中形成沟槽,露出第一金属层的连通CMOS的源极的部分;沉积用于构成悬臂梁的锗硅层,填充沟槽并覆盖牺牲层和触点;去除锗硅层的位于触点之外的部分;去除牺牲层。根据本发明,制造选择器的工艺与在单一芯片中实施的CMOS的制造工艺完全兼容。
申请公布号 CN104733509A 申请公布日期 2015.06.24
申请号 CN201310714436.2 申请日期 2013.12.20
申请人 中芯国际集成电路制造(上海)有限公司 发明人 郭亮良;黄河;刘煊杰;骆凯玲
分类号 H01L29/06(2006.01)I;B81B7/02(2006.01)I;H01L21/8238(2006.01)I 主分类号 H01L29/06(2006.01)I
代理机构 北京市磐华律师事务所 11336 代理人 董巍;高伟
主权项 一种选择器的制造方法,包括:提供半导体衬底,在所述半导体衬底上形成钝化层;在所述钝化层上形成具有隔离槽的第一金属层,所述隔离槽将所述第一金属层分隔为分别与形成在所述半导体衬底上的的漏极、栅极和源极连通的三个部分;沉积形成牺牲层,以覆盖具有所述隔离槽的所述第一金属层;在所述牺牲层的与所述第一金属层的连通所述CMOS的漏极的部分相接触的部分中形成凹槽;沉积第二金属层,以覆盖所述具有所述凹槽的牺牲层,并执行化学机械研磨直至露出所述牺牲层,以形成与所述选择器的悬臂梁的末端相连的触点;在所述牺牲层中形成沟槽,以露出所述第一金属层的连通所述CMOS的源极的部分;沉积用于构成所述悬臂梁的锗硅层,以完全填充所述沟槽并覆盖所述牺牲层和所述触点;去除所述锗硅层的位于所述触点之外的部分;刻蚀去除所述牺牲层,以在所述悬臂梁和所述第一金属层之间形成气隙。
地址 201203 上海市浦东新区张江路18号