发明名称 ERROR DETECTION SCHEMES FOR A UNIFIED CACHE IN A DATA PROCESSING SYSTEM
摘要 <p>데이터 처리 시스템(10)에서 처리 회로(30)는 복수의 데이터 처리 명령들을 실행한다. 단일화된 캐시 메모리(21)는 처리 회로에 의해 처리된 데이터 및 명령들을 저장한다. 단일화된 캐시 메모리는 복수의 세트들을 가지고 있고, 각 세트는 복수의 웨이들을 가지고 있으며, 각 웨이는 하나 이상의 정보 필드들을 가지고 있다. 캐시 메모리 제어 회로(38)는 (1) 제1 타입의 정보(데이터), (2) 제2 타입의 정보(명령), 또는 (3) 제1 타입의 정보 및 제2 타입의 정보 양쪽 모두 중 하나에 대해 복수의 웨이들의 각 웨이의 할당을 제어하기 위한 제어 레지스터(48)를 가지고 있다. 캐시 메모리 제어 회로(38)는 제어 레지스터에 의해 표시된 할당 제어에 기초하여, 단일화된 캐시 메모리의 각 웨이에 대해 복수의 에러 검출 타입들 중에서 하나의 에러 검출 타입(패리티, ECC)의 선택을 추가로 개별적으로 제어한다.</p>
申请公布号 KR101531080(B1) 申请公布日期 2015.06.23
申请号 KR20117005244 申请日期 2009.06.26
申请人 发明人
分类号 G06F11/08;G06F12/08;G06F13/14 主分类号 G06F11/08
代理机构 代理人
主权项
地址