发明名称 method of fabricating PCB substrate having solder resist layer partially exposing connection plug
摘要 <p>일 실시예에 따르는 인쇄회로기판의 제조 방법에 있어서, 적어도 한 층 이상의 내층회로패턴 및 절연층을 구비하고, 제1 표면 상에 제1 외층회로패턴 및 제2 표면에 제2 외층회로패턴을 구비하는 적층 구조물을 제공한다. 상기 제1 표면 상의 상기 제1 외층회로패턴을 덮는 제1 솔더레지스트층을 형성한다. 상기 제1 솔더레지스트층을 선택적으로 노광 및 현상하여 상기 제1 외층회로패턴으로부터 외부접속용 패드를 형성한다. 상기 제2 표면 상의 상기 제2 외층회로패턴을 덮는 제2 솔더레지스트층을 형성한다. 상기 제2 솔더레지스트층을 선택적으로 노광 및 현상하여 제1 솔더레지스트 패턴을 형성하되, 상기 제1 솔더레지스트 패턴은 상기 제2 외층회로패턴 중 접속용 플러그를 노출시킨다. 상기 제1 솔더레지스트 패턴이 형성된 상기 제2 표면 상에서 상기 접속용 플러그를 채우도록 제3 솔더레지스트층을 형성한다. 상기 제3 솔더레지스트층을 현상하여, 상기 제2 표면 상에서 상기 접속용 플러그의 높이 방향으로 상기 접속용 플러그를 부분적으로 채우는 제2 솔더레지스트 패턴을 형성한다.</p>
申请公布号 KR101530130(B1) 申请公布日期 2015.06.18
申请号 KR20130146671 申请日期 2013.11.28
申请人 发明人
分类号 H05K3/28 主分类号 H05K3/28
代理机构 代理人
主权项
地址