发明名称 |
一种半导体器件的制造方法 |
摘要 |
本发明提供一种半导体器件的制造方法,涉及半导体技术领域。该方法在刻蚀形成Σ形沟槽之后、形成锗硅层之前,增加了对伪栅极硬掩膜和临时侧墙的表面进行预处理的步骤,使得在刻蚀形成Σ形沟槽的过程中在伪栅极硬掩膜和临时侧墙的表面产生的硅残留物在沉积锗硅的工艺之前被去除,有效避免了硅残留物给后续工艺带来不良影响,提高了半导体器件的性能和良率。 |
申请公布号 |
CN104716041A |
申请公布日期 |
2015.06.17 |
申请号 |
CN201310681446.0 |
申请日期 |
2013.12.12 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
韦庆松;于书坤 |
分类号 |
H01L21/336(2006.01)I;H01L21/28(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
北京市磐华律师事务所 11336 |
代理人 |
高伟;赵礼杰 |
主权项 |
一种半导体器件的制造方法,其特征在于,所述方法包括:步骤S101:提供形成有PMOS的伪栅极、伪栅极硬掩膜以及偏移侧壁的半导体衬底,在所述半导体衬底上形成锗硅遮蔽层,对所述PMOS的源极区域和漏极区域进行刻蚀以在所述半导体衬底上形成碗状沟槽,其中,所述锗硅遮蔽层覆盖所述偏移侧壁的部分同时被刻蚀而形成位于所述偏移侧壁外侧的临时侧墙;步骤S102:进行湿法刻蚀以在所述碗状沟槽的基础上形成Σ形沟槽;步骤S103:对所述Σ形沟槽进行预清洗以去除其表面的氧化物;步骤S104:在所述Σ形沟槽内形成嵌入式锗硅层;其中,在所述步骤S102与所述步骤S103之间或者在所述步骤S103与所述步骤S104之间,还包括对所述伪栅极硬掩膜和所述临时侧墙的表面进行预处理的步骤。 |
地址 |
201203 上海市浦东新区张江路18号 |