在去除栅极结构中的伪层期间减少介电损耗的等离子体掺杂

摘要

本发明所公开的方法和结构的实施例提供了通过掺杂剂实施掺杂围绕栅极结构的层间电介质膜ILD0，从而针对替换栅极技术在去除伪栅电极层和/或栅极介电层的工艺期间降低其蚀刻速率。ILD0膜可以掺杂等离子体掺杂工艺(PLAD)或者离子束工艺。掺杂后退火是可选的。

主权项

一种掺杂围绕位于衬底上的栅极结构的层间介电层的方法，用于改善所述衬底的成品率，所述方法包括：去除位于所述栅极结构上方的所述层间介电层的过多的层间电介质，其中，所述栅极结构包括伪栅电极层，并且其中，去除过多的层间介电层使所述伪栅电极层露出；通过掺杂剂掺杂位于所述衬底上的表面层，其中，所述掺杂的表面层包括所述层间介电层的掺杂层间介电表面层，所述层间介电层还包括位于所述掺杂层间介电表面层下方的底部，整个所述掺杂层间介电表面层在稀HF溶液中的蚀刻速率小于整个所述底部在稀HF溶液中的蚀刻速率；以及去除露出的伪栅电极层，其中，所述掺杂的层间介电表面层在去除露出的伪栅电极期间减少了层间介电层的损耗；通过等离子体掺杂(PLAD)工艺掺杂所述表面层，并且其中，通过利用含碳气体的等离子体掺杂实施所述掺杂，所述等离子体掺杂(PLAD)工艺导致具有至范围内的厚度的碳膜生长。