数据读出电路及半导体存储装置

摘要

本发明提供一种低消耗电流的数据读出电路。在读出期间，信号Φ2为低电平，所以NMOS晶体管(14)截止。因此，在NMOS晶体管(14)中没有电流流动。而且，数据D2为高电平，所以反相器(23)的输出电压成为低电平，NMOS晶体管(32)截止。因此，NMOS晶体管(32)中没有电流流动。再则，PMOS晶体管(31)中，源极和漏极为电源电压VDD，所以没有电流流动。这样，在闩锁电路(21)的数据保持动作完成后(时间t4以后)的读出期间，数据读出电路中没有电流的流动，相应地会减少数据读出电路的消耗电流。

主权项

一种数据读出电路，从读出端子读出非易失存储元件的数据，其特征在于包括：第一开关，其设置在所述非易失存储元件和所述读出端子之间；闩锁电路，具有第一反相器和第二反相器，该第一反相器的输出端子与所述读出端子连接，该第二反相器的输入端子与所述读出端子连接，而输出端子与所述第一反相器的输入端子连接；以及第二开关，该第二开关与所述闩锁电路连接，使所述闩锁电路复位，所述闩锁电路在所述第二开关导通而该闩锁电路被复位后，在所述第一开关导通的读出期间将所述数据闩锁，电流仅在所述闩锁电路的数据反相而将所述数据闩锁时流过，所述数据读出电路构成为在数据读出期间没有电流流动，在所述闩锁电路的数据保持动作期间以外的期间不会加电压到所述非易失性存储元件上。