发明名称 |
提高FPGA存储器利用率的方法和装置 |
摘要 |
本发明涉及一种通过长宽变换提高FPGA内部存储器利用率的方法和装置,其中,所述方法包括:S1、输入一原始数据;S2、切分所述原始数据的宽度得到若干被切分数据,并将所述被切分数据存储于一块状存储器中;S3、从所述块状存储器中读取所述被切分数据,将所述被切分数据拼接成所述原始数据进行输出。本发明通过利用内部高速时钟进行FPGA内部数据总线的变换,实现存储器长度的变换,充分利用了FPGA内部块状存储器的长度和宽度的限制,提高了FPGA内部块状存储器的利用率,同时相关的逻辑消耗较小。 |
申请公布号 |
CN102955744B |
申请公布日期 |
2015.06.17 |
申请号 |
CN201110248051.2 |
申请日期 |
2011.08.26 |
申请人 |
盛科网络(苏州)有限公司 |
发明人 |
许俊 |
分类号 |
G06F12/06(2006.01)I |
主分类号 |
G06F12/06(2006.01)I |
代理机构 |
苏州威世朋知识产权代理事务所(普通合伙) 32235 |
代理人 |
杨林洁;陆敏勇 |
主权项 |
一种提高FPGA存储器利用率的方法,其特征在于:该方法包括以下步骤:S1、在第一时钟域中,输入一原始数据;S2、第二时钟域对所述第一时钟域进行采样,当采样到所述第一时钟域的一个下降沿的同时,对写信号进行判断,若写信号有效,在所述第二时钟域中,将所述原始数据的宽度按照所述FPGA存储器的宽度切分成若干等份得到若干被切分数据,并将所述被切分数据存储于一FPGA存储器中;S3、所述第二时钟域对所述第一时钟域进行采样,当采样到所述第一时钟域的一个下降沿的同时,对读信号进行判断,若读信号有效,在所述第二时钟域中,按照原始数据的宽度,从所述FPGA存储器中连续读取若干组切分数据并依次拼接,得到所述原始数据;并将所述原始数据进行输出;所述第一时钟域比所述第二时钟域慢。 |
地址 |
215021 江苏省苏州市苏州工业园区星汉街5号B幢4楼13/16单元 |