包含具有超级结的沟槽MOSFET的半导体器件

摘要

本申请描述了将MOSFET架构与PN超级结结构相结合的半导体器件以及用于制造该器件的方法。所述MOSFET架构能够被利用包含栅极的沟槽结构制造，所述栅极被夹在顶部的厚绝缘层和沟槽底部之间。超级结结构的PN结被形成在沟槽侧壁中的n-型掺杂区域和p-型外延层之间。沟槽MOSFET的栅极被利用栅极绝缘层与超级结结构隔离。这些半导体器件相对于屏蔽沟槽MOSFET器件能够具有较低的电容和较高的击穿电压并且能够在中压到高压范围内替代这些器件。还描述了其它实施例。

主权项

一种半导体器件，包括：用第一传导性类型的掺杂剂重掺杂的半导体基材；基材上的外延层，所述外延层被以第二传导性类型的掺杂剂轻掺杂，其中，所述外延层包含在上表面具有较高浓度和在靠近基材处具有较低浓度的浓度梯度；形成在外延层中的沟槽，所述沟槽包含没有屏蔽电极的MOSFET结构并且还包含具有从90度到70度的角度范围的侧壁，所述侧壁被用第一传导性类型的掺杂剂轻掺杂，使得在靠近所述侧壁的外延层中形成侧壁掺杂区域，并且所述沟槽的底部的所述第一传导性类型的掺杂剂的扩散宽度大于所述沟槽的顶部的所述第一传导性类型的掺杂剂的扩散宽度，从而减小在沟槽的底部在沟槽之间的所述第二传导性类型的掺杂区域同时形成基本笔直的PN结，其中在相邻的沟槽之间形成台面，所述侧壁掺杂区域的宽度被调节，使得当所述半导体器件关闭且电流被阻止时，邻近任何沟槽的台面能够部分或充分地耗尽；接触外延层的上表面和MOSFET结构的上表面的源极层；和接触基材底部的漏极。