发明名称 |
集成堆叠式多芯片的半导体器件及其制备方法 |
摘要 |
本发明涉及包含双MOSFET的堆叠式封装结构及其制备方法。在一芯片安装单元正面和背面分别安装有一个第一芯片和一个第二芯片,并在第一芯片上方安装有一个金属片连接到芯片安装单元的一个第二基座上。第二芯片正面的各电极上设置的金属凸块的顶端面与芯片安装单元中第一和第三基座各自引脚的底面、第二基座的底面位于同一平面。 |
申请公布号 |
CN104716129A |
申请公布日期 |
2015.06.17 |
申请号 |
CN201310694401.7 |
申请日期 |
2013.12.17 |
申请人 |
万国半导体股份有限公司 |
发明人 |
哈姆扎·耶尔马兹;何约瑟;薛彦迅;鲁军;张晓天;牛志强;鲁明朕;赵良;龚玉平;连国峰 |
分类号 |
H01L25/07(2006.01)I;H01L23/488(2006.01)I;H01L21/50(2006.01)I |
主分类号 |
H01L25/07(2006.01)I |
代理机构 |
上海申新律师事务所 31272 |
代理人 |
竺路玲 |
主权项 |
一种集成堆叠式多芯片的半导体器件,其特征在于,包括:一带有相互分离的第一、第二和第三基座的芯片安装单元,第一基座包含主平板部分和与主平板部分具高度落差的一引脚;分别安装在主平板部分顶面一侧和底面一侧的第一芯片和第二芯片;将第一芯片背面电极电性连接到主平板部分附近的与第一基座的引脚共面的第二基座上的金属片;主平板部分附近的第三基座,具有与主平板部分共面的用于电性连接第一芯片正面部分电极的台面部分并与第一基座的引脚共面的一引脚;其中,第二芯片正面的各电极上设置的金属凸块的顶端面与第一和第三基座各自引脚的底面、第二基座的底面位于同一平面上。 |
地址 |
美国加利福尼亚州桑尼维尔奥克米德大道475号 |