发明名称 |
一种半导体器件的制造方法 |
摘要 |
本发明提供一种半导体器件的制造方法,涉及半导体技术领域。该方法包括:S101:提供半导体衬底,在半导体衬底上形成NMOS和PMOS的栅极、栅极硬掩膜和间隙壁,并形成位于PMOS的栅极两侧的锗硅层、位于间隙壁两侧的主侧壁以及位于NMOS和PMOS的源极与漏极区域的金属硅化物;S102:在半导体衬底上形成具有开口的掩膜层,该开口暴露出栅极硬掩膜;S103:通过刻蚀工艺部分或全部去除栅极硬掩膜;S104:去除掩膜层;S105:进行应力临近技术,部分或全部去除主侧壁。该方法通过在进行应力临近技术之前增加一次掩膜工艺从而对栅极硬掩膜进行部分或全部去除,保证了在应力临近技术之后栅极硬掩膜完全被去除而金属硅化物以及锗硅层不受到破坏,提高了器件的性能和良率。 |
申请公布号 |
CN104716096A |
申请公布日期 |
2015.06.17 |
申请号 |
CN201310683483.5 |
申请日期 |
2013.12.12 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
韦庆松;于书坤 |
分类号 |
H01L21/8234(2006.01)I;H01L21/28(2006.01)I |
主分类号 |
H01L21/8234(2006.01)I |
代理机构 |
北京市磐华律师事务所 11336 |
代理人 |
高伟;赵礼杰 |
主权项 |
一种半导体器件的制造方法,其特征在于,所述方法包括:步骤S101:提供半导体衬底,在所述半导体衬底上形成NMOS和PMOS的栅极、栅极硬掩膜和间隙壁,并形成位于所述PMOS的栅极两侧的锗硅层、位于所述间隙壁两侧的主侧壁以及位于所述NMOS和所述PMOS的源极与漏极区域的金属硅化物;步骤S102:在所述半导体衬底上形成具有开口的掩膜层,其中,所述开口暴露出所述栅极硬掩膜;步骤S103:通过刻蚀工艺部分或全部去除所述栅极硬掩膜;步骤S104:去除所述掩膜层;步骤S105:进行应力临近技术,部分或全部去除所述主侧壁。 |
地址 |
201203 上海市浦东新区张江路18号 |