发明名称 半导体装置之制造方法
摘要 本发明提供一种可提高导电性屏蔽层之形成性且可降低形成成本之半导体装置之制造方法。;于实施形态之制造方法中,准备:复数个半导体封装体20,其等包括作为被处理物而搭载于配线基板上之半导体晶片及密封树脂层;以及托盘21,其包括复数个被处理物收纳部22。于被处理物收纳部22内,形成有包括具有底面之非贯通孔之凹陷部30。将半导体封装体20分别配置于复数个被处理物收纳部22内。对收纳于托盘21之半导体封装体20溅镀金属材料而形成导电性屏蔽层。
申请公布号 TW201523753 申请公布日期 2015.06.16
申请号 TW103124970 申请日期 2014.07.21
申请人 东芝股份有限公司 KABUSHIKI KAISHA TOSHIBA 发明人 后藤善秋 GOTO, YOSHIAKI;井本孝志 IMOTO, TAKASHI;渡部武志 WATANABE, TAKESHI;高野勇佑 TAKANO, YUUSUKE;赤田裕亮 AKADA, YUSUKE;唐金佑次 KARAKANE, YUJI;冈山良德 OKAYAMA, YOSHINORI;柳田明彦 YANAGIDA, AKIHIKO
分类号 H01L21/58(2006.01);H01L23/552(2006.01) 主分类号 H01L21/58(2006.01)
代理机构 代理人 陈长文
主权项
地址 日本 JP