| 摘要 |
<p>入力周波数（ｆＰＷＭＩＮ）を有するＰＷＭ入力信号（ＰＷＭＩＮ）に応答して、出力周波数（ｆＰＷＭ）を有するＰＷＭ出力信号（ＰＷＭＯＵＴ）を生成するためのＰＷＭ回路が、ＰＷＭ出力信号をＰＷＭ入力信号と比較するため、及びＰＷＭ入力信号の値がＰＷＭ出力信号の対応する値を超える場合に増分信号（ＩＮＣ）を生成し、ＰＷＭ入力信号の値がＰＷＭ出力信号の対応する値より小さい場合に減分信号（ＤＥＣ）を生成するための代数的加算回路（３）を含む。積分器（５）が、代数的加算回路により生成される各増分信号に応答してデューティサイクル信号の値を増加させることにより、及び各減分信号に応答してデューティサイクル信号の値を減少させることにより、ＰＷＭ入力信号のデューティサイクルを表すデューティサイクル信号（Ｄｕｔｙ［７：０］）を生成する。ＰＷＭ生成器回路（９）が、デューティサイクル分解能を損なうことなく、ＰＷＭ出力信号のデューティサイクルをＰＷＭ入力信号のデューティサイクルに正確に等しくさせるように、デューティサイクル信号に応答してＰＷＭ出力信号を生成する。</p> |
