| 摘要 |
<p>Halbleiterspeicherbauelement, das zum Ausführen einer Seitenmodusoperation ausgebildet ist, mit:–einem ersten Adressenübergangsdetektor (230), der zum Erzeugen eines ersten Taktsignals (CLK1) beim Detektieren eines Übergangs einer Startadresse ausgebildet ist,–einem zweiten Adressenübergangsdetektor (240), der zum Erzeugen eines zweiten Taktsignals (CLK2) beim Detektieren eines Übergangs eines niedrigen Bits der Startadresse nach dem Erzeugen des ersten Taktsignals (CLK1) ausgebildet ist, und–einer Adressensteuereinheit (270), die zum sequentiellen Inkrementieren der Startadresse in Abhängigkeit von einem Übergang des zweiten Taktsignals (CLK2) ausgebildet ist, wobei die Adressensteuereinheit (270) sequentiell auf Speicherzellen, die durch die Startadresse und die inkrementierte Startadresse ausgewählt werden, in Abhängigkeit von einem Übergang des zweiten Taktsignals (CLK2) zugreift.</p> |
