发明名称 | 并行数字到时间转换器架构 | ||
摘要 | 本发明涉及并行数字到时间转换器架构。本文档尤其论述了数字到时间转换器(DTC),并且更具体地论述了DTC的并行实现。在示例中,一种装置可以包括被配置成接收参考频率信息和极坐标发射器的第一相位信息且提供相位调制信息的第一部分的第一数字到时间转换器(DTC)、被配置成接收极坐标发射器的第二相位信息且提供相位调制信息的第二部分的第二DTC、以及被配置成接收第一部分和第二部分且提供相位调制信号的组合器。 | ||
申请公布号 | CN104702306A | 申请公布日期 | 2015.06.10 |
申请号 | CN201410610123.7 | 申请日期 | 2014.11.04 |
申请人 | 英特尔公司 | 发明人 | P. 马多格里奧;S. 佩勒拉诺 |
分类号 | H04B1/40(2015.01)I | 主分类号 | H04B1/40(2015.01)I |
代理机构 | 中国专利代理(香港)有限公司 72001 | 代理人 | 马红梅;刘春元 |
主权项 | 一种装置,包括:第一数字到时间转换器(DTC),被配置成接收参考频率信息和第一相位信息并且提供相位调制信息的第一部分;第二DTC,被配置成接收第二相位信息并且提供相位调制信息的第二部分;以及组合器,被配置成接收第一部分和第二部分并且提供相位调制信号。 | ||
地址 | 美国加利福尼亚州 |