QFN封装-高速IC协同设计信号完整性分析方法

摘要

本申请公开了一种QFN封装-高速IC协同设计信号完整性分析方法。结合了QFN封装以及在片内设计了针对高速IC信号完整性测试电路，可以分析高速信号的信号完整性。该方法通用性强，面积小，可以分析高速信号，提高信号完整性分析的准确度。其包括降频电路和端接电路。其特征在于芯片内集成信号完整性测试电路集成度高，面积小，可测试高速IC信号。

主权项

一种QFN封装‑高速IC协同设计信号完整性分析方法，其包括基于QFN封装‑高速IC协同设计信号完整性分析方法，芯片内集成信号完整性测试电路；其特征在于芯片内集成信号完整性测试电路；被测芯片核的输出信号直接进入芯片内集成信号完整性测试电路，作为第一级DFF（D触发器）的时钟；芯片内集成信号完整性测试电路输出信号直接连到QFN导电焊盘。