发明名称 |
与有源区重叠的POLY切口的布局 |
摘要 |
一种形成集成电路的方法包括:在栅电极线的上方形成掩模层,其中,栅电极线位于半导体衬底的阱区域的上方;在掩模层中形成开口,其中,通过开口暴露栅电极线的部分和阱区域的阱拾取区域;以及通过开口去除栅电极线的这部分。本发明还公开了一种与有源区重叠的POLY切口的布局。 |
申请公布号 |
CN102737975B |
申请公布日期 |
2015.06.10 |
申请号 |
CN201110310542.5 |
申请日期 |
2011.10.13 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
陈蓉萱;陈炎辉;田丽钧;廖宏仁 |
分类号 |
H01L21/28(2006.01)I;H01L21/768(2006.01)I |
主分类号 |
H01L21/28(2006.01)I |
代理机构 |
北京德恒律师事务所 11306 |
代理人 |
陆鑫;高雪琴 |
主权项 |
一种形成集成电路的方法,包括:在栅电极线上方形成掩模层,其中,所述栅电极线位于半导体衬底的阱区域的上方;在所述掩模层中形成第一开口,其中,通过所述第一开口暴露所述栅电极线的部分和所述阱区域的阱拾取区域;以及通过所述第一开口去除所述栅电极线的部分,其中,所述第一开口包括:第一部分和第二部分,其中,所述第一部分的第一宽度大于所述第二部分的第二宽度,并且其中,在与所述栅电极线的纵向平行的方向上测量所述第一宽度和所述第二宽度。 |
地址 |
中国台湾新竹 |