移位寄存器单元、栅极驱动装置以及显示装置

摘要

本公开内容提供了一种移位寄存器单元，包括上拉模块、输入模块、复位模块、第一下拉模块、第二下拉模块、第一控制模块、第二控制模块、第一状态清除模块和第二状态清除模块。该移位寄存器单元采用第一时钟信号和第二时钟信号来进行交替互相下拉，从而维持输出信号的稳定。而且电路结构当中的所有TFT的占空比均小于50%，从而极大地提升了TFT的寿命。本公开内容还提供了使用该移位寄存器单元的栅极驱动装置以及显示装置。

主权项

一种移位寄存器单元，包括上拉模块、输入模块、复位模块、第一下拉模块、第二下拉模块、第一控制模块、第二控制模块、第一状态清除模块和第二状态清除模块；上拉模块连接第一时钟信号端口、上拉控制节点(PU)以及信号输出端，用于根据上拉控制节点的电位和所述第一时钟信号端口输入的第一时钟信号将信号输出端输出的信号上拉为高电平，所述上拉控制节点为上拉模块与输入模块的连接点；输入模块连接信号输入端以及上拉控制节点，用于根据信号输入端输入的信号控制上拉控制节点的电位；复位模块连接复位信号端、第一时钟信号端口、上拉控制节点以及信号输出端，用于根据复位信号端输入的信号和第一时钟信号将上拉控制节点的电位和信号输出端输出的信号下拉为低电平；第一下拉模块连接第一时钟信号端口、输入第二时钟信号的第二时钟信号端口、第一控制节点、上拉控制节点以及信号输出端，用于在第一时钟信号电位为高且第二时钟信号电位为低时将上拉控制节点的电位和信号输出端输出的信号下拉为低电平，第一控制节点为第一下拉模块与第一控制模块的连接点；第二下拉模块连接第一时钟信号端口、第二时钟信号端口、第二控制节点、上拉控制节点以及信号输出端，用于在第一时钟信号电位为低且第二时钟信号电位为高时将上拉控制节点的电位和信号输出端输出的信号下拉为低电平，第二控制节点为第二下拉模块与第二控制模块的连接点；第一控制模块连接信号输出端和第一控制节点，用于在信号输出端输出信号时停用第一下拉模块；第二控制模块连接信号输入端和第二控制节点，用于在信号输入端输入信号时停用第二下拉模块；第一状态清除模块连接第二时钟信号端口和第一控制节点，用于在第二时钟信号电位为高时清除第一下拉模块的状态；第二状态清除模块连接第一时钟信号端口和第二控制节点，用于在第一时钟信号电位为高时清除第二下拉模块的状态。