| 摘要 |
<p>시스템은 제1 집적 회로(IC)로부터 제2 IC로의 제1 SerDes 링크 및 제2 IC로부터 제1 IC로의 제2 링크를 포함한다. 제1 링크의 회로 내에서의 전력 소모 세팅들은 제1 링크의 비트 에러 레이트가 범위 내에서 유지되도록 전력 소모를 제어하기 위해 조정되고, 범위의 하한은 실질적으로 0보다 더 크다. 제2 링크에 대한 회로 내의 전력 소모 세팅들은 제2 링크의 비트 에러 레이트가 범위 내에서 유지되도록 전력 소모를 제어하기 위해 조정되고, 범위의 하한은 실질적으로 0보다 더 크다. 일 예에서, 제2 IC 내의 회로는 제1 링크에서 에러들을 검출하고, 제2 링크를 통해 역으로 보고한다. 제1 IC는 제1 링크에 대한 비트 에러 레이트를 결정하기 위해 보고된 정보를 사용한다.</p> |
