| 摘要 |
<p>본 발명은 고출력 광대역 증폭기를 위한 효율적인 디지털 전치 왜곡 기법에 관한 것으로, 본 발명에 따른 디지털 전치 왜곡 기법은 미리 결정된 증폭기 함수 추정 결과 및 상기 증폭기의 입력 신호를 찾기 위한 중간 신호의 크기에 대한 테이블 정보를 입력 받는 단계; 디지털 전치 왜곡기 입력 신호에 의도된 증폭기 이득을 곱하고, 상기 증폭기에서 더해질 간섭을 제거하여 중간 신호를 산출하는 단계; 및 상기 중간 신호를 이용하여 상기 테이블로부터 상기 증폭기 입력 신호의 크기를 추출하고, 상기 증폭기 입력 신호를 산출하는 단계를 포함한다. 본 발명에 따르면, 적은 메모리와 연산량으로도, 효율적으로 고출력 증폭기의 비선형성과 광대역 신호의 메모리 효과를 제거할 수 있다. 이는 증폭기 출력 신호의 왜곡을 줄일 뿐만 아니라, 인접 채널의 간섭 역시 감소시켜 효율적인 주파수 할당이 가능케 한다. 나아가 3GPP 이상의 통신 시스템에서 저가이고 성능이 좋은 증폭기를 사용할 수 있게 되어 고용량의 데이터를 넓은 지역으로 왜곡 없이 송신 및 중계하는 것이 가능해진다.</p> |
