一种延迟锁相环及其更新控制方法

摘要

本发明公开一种延迟锁相环及其更新控制方法，所述延迟锁相环包括延迟链、鉴相器、反馈电路、逻辑控制电路和计数器；输入时钟信号线连接延迟链和鉴相器；延迟链的输出端连接输出时钟信号线；反馈电路的输入端连接延迟链的输出端，反馈电路的输出端连接鉴相器；鉴相器的输出端连接逻辑控制电路，逻辑控制电路的输出端连接延迟链；计数器的输入端连接存储器控制系统，计数器的输出端连接逻辑控制电路。本发明通过设置计数器，在电源关闭模式退出时，加快延迟链的更新速度，以保证VCLK和DQS的上升沿尽快对齐，系统操作不会出现错误；电源波动稳定后，控制延迟链恢复更新速度，以抑制输入时钟和电源上的一些较小的噪声。

主权项

一种延迟锁相环，其特征在于，包括延迟链、鉴相器、反馈电路、逻辑控制电路和计数器；输入时钟信号线连接延迟链和鉴相器；延迟链的输出端连接输出时钟信号线；反馈电路的输入端连接延迟链的输出端，反馈电路的输出端连接鉴相器；鉴相器的输出端连接逻辑控制电路，逻辑控制电路的输出端连接延迟链；计数器的输入端连接存储器控制系统，计数器的输出端连接逻辑控制电路。