发明名称 一种薄膜晶体管阵列基板及其制作方法及显示装置
摘要 本发明提供一种薄膜晶体管阵列基板及其制作方法及显示装置,方法包括:在衬底基板上形成薄膜晶体管、栅线图形和数据线图形;其中,在形成所述薄膜晶体管的过程中,将薄膜晶体管的漏极的图形和有源层的图形靠近像素单元的显示区域的边缘形成为阶梯结构;在完成上述步骤衬底基板上形成像素电极用的透明导电薄膜,通过构图工艺形成所述像素电极的图形,所述像素电极的图形覆盖所述阶梯结构和所述像素单元中的显示区域;在完成上述步骤的衬底基板上依次形成钝化层的图形及公共电极的图形。本发明可以减小像素电极爬坡的段差,解决段差过大问题造成像素电极断裂的问题。
申请公布号 CN103199060B 申请公布日期 2015.06.10
申请号 CN201310051912.7 申请日期 2013.02.17
申请人 京东方科技集团股份有限公司;成都京东方光电科技有限公司 发明人 高山;黄炜赟;高永益
分类号 H01L21/77(2006.01)I;H01L27/12(2006.01)I;G02F1/1362(2006.01)I;G02F1/1368(2006.01)I;G03F7/00(2006.01)I 主分类号 H01L21/77(2006.01)I
代理机构 北京银龙知识产权代理有限公司 11243 代理人 黄灿;安利霞
主权项 一种薄膜晶体管阵列基板的制作方法,其特征在于,包括以下步骤:S11,在衬底基板上形成薄膜晶体管、栅线图形和数据线图形;其中,在形成所述薄膜晶体管的过程中,将薄膜晶体管的漏极的图形和有源层的图形靠近像素单元的显示区域的边缘形成阶梯结构;S12,在完成步骤S11的衬底基板上形成像素电极的图形,所述像素电极的图形覆盖所述阶梯结构和所述像素单元中的显示区域;所述像素电极的图形在覆盖所述阶梯结构的部分也是阶梯状;S13,在完成步骤S12的衬底基板上依次形成钝化层的图形及公共电极的图形;所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极;所述步骤S11包括:S111,提供一衬底基板;S112,在所述衬底基板上形成栅极金属薄膜,由构图工艺形成包括栅极和栅线的图形;S113,在完成步骤S112的衬底基板上形成栅绝缘层;S114,在所述栅绝缘层上形成有源层薄膜以及数据金属层薄膜,由构图工艺形成包括位于栅绝缘层上的有源层以及位于所述有源层上的源极、漏极的图形以及数据线的图形;所述步骤S112包括:S1121,在所述衬底基板上形成栅极金属层薄膜;S1122,采用掩膜版通过构图工艺对所述金属薄膜进行处理,形成包括栅极和栅线的图形;所述步骤S114包括:S1141,在所述栅绝缘层上形成有源层薄膜和数据金属层薄膜;S1142,通过构图工艺对所述有源层薄膜和数据金属层薄膜进行处理,形成位于栅绝缘层上的有源层的图形,以及位于所述有源层上的源极、漏极的图形和数据线的图形;所述步骤S1142包括:S11421,在所述数据金属层薄膜上涂敷一层光刻胶;S11422,采用多色调或者灰色调掩膜版对光刻胶进行曝光,形成光刻胶的全曝光区域、部分曝光区域和未曝光区域;其中,所述全曝光区域对应所述像素单元内的显示区域,所述部分曝光区域对应所述薄膜晶体管的沟道区域和有源层靠近漏极一侧的边缘区域,所述未曝光区域对应所述薄膜晶体管的源极和漏极以及数据线;S11423,对曝光后的光刻胶进行显影,全曝光区域的光刻胶完全去除,部分曝光区域的光刻胶保留部分厚度,未曝光区域的光刻胶全厚度保留;S11424,对光刻胶完全去除区域的数据金属层薄膜和有源层薄膜进行第一次刻蚀,所述数据金属层薄膜和有源层薄膜经第一次刻蚀后的图形的边缘齐平;S11425,通过灰化工艺,将部分曝光区域的光刻胶完全去除,露出数据金属层薄膜,将未曝光区域的光刻胶保留部分厚度;S11426,对所述部分曝光区域上露出的数据金属层薄膜进行第二次刻蚀,露出该区域上的有源层薄膜;S11427,去除剩余的光刻胶,从而形成有源层的图案、源极的图案和漏极的图案以及数据线的图案,且所述有源层的图案和所述漏极的图案的边缘构成所述阶梯结构。
地址 100015 北京市朝阳区酒仙桥路10号