时钟同步方法、装置及具有该装置的射频芯片电路

摘要

本发明公开了一种时钟同步方法、装置及具有该装置的射频芯片电路，其方法为：在射频芯片复位和发射电路不工作时，使带相位处理的计数器清零，生成同步时钟为0电平以降低射频芯片的功耗；该同步时钟在接收到内部时钟同步脉冲时，其相位根据内部时钟上升沿调整；该同步时钟在接收到外部时钟同步脉冲时，其相位根据外部时钟上升沿调整；同时，在未接收到内部或外部时钟同步脉冲的情况下，也可通过复用PLL电路使带相位处理的计数器生成相位可调的生成同步时钟。相位可调确保了时钟沿和数据的相位关系，使射频芯片可以正确接收需发射的数据，通过上述本发明公开的方法能够实现低依赖性、低成本且低功耗的目的。

主权项

一种时钟同步的方法，其特征在于，包括：当射频芯片处于复位状态或相应模块为非工作状态时，使带相位处理的计数器清零；当所述带相位处理的计数器接收到启动工作的信号时，所述带相位处理的计数器对接收的锁相环PLL电路生成的高频时钟进行分频，并调整初始相位，生成第一同步时钟作为所需的同步时钟输出；在工作过程中实时判断所述带相位处理的计数器是否接收到内部时钟同步脉冲；如果是，所述带相位处理的计数器则以内部时钟的上升沿为基准进行相位调整，生成第二同步时钟作为所需同步时钟输出；如果否，判断所述带相位处理的计数器是否接收到外部时钟同步脉冲，如果是，所述带相位处理的计数器则依据检测到的外部时钟的上升沿进行相位调整，生成第三同步时钟信号作为所需同步时钟输出，如果否，所述带相位处理的计数器进行循环计数。