发明名称 一种LTE射频拉远单元峰均比检测方法
摘要 本发明公开一种LTE射频拉远单元峰均比检测方法:CPU产生清空标志,清空发送和反馈方向累加DPRAM中所有存储单元,CPU产生计算开始标志,FPGA根据计算开始标志产生计算使能,在计算使能期间,计算出调制信号的模值,再对模值进行量化处理Index,计算出来的Index作为累加DPRAM的读地址和写地址,先进行读操作,读出改地址所存放的数据并完成一次累加操作后作为该地址的输入数据,再完成写操作,这样就完成对Index的个数统计操作,当计算使能结束后,把累加DPRAM对调制信号模值的个数统计结果写入到柱状图存储DPRAM中,最后由CPU发送读使能,读地址,读出调制信号模值的柱状图统计结果,CPU导出柱状图统计结果到matlab中,分析出CCDF曲线,从而得到调制信号发送方向以及反馈链路CCDF曲线。
申请公布号 CN104683283A 申请公布日期 2015.06.03
申请号 CN201510130057.8 申请日期 2015.03.24
申请人 武汉虹信通信技术有限责任公司 发明人 黄维;周世军;杨浩;何涛勇;王艳欢
分类号 H04L27/26(2006.01)I;H04B17/309(2015.01)I 主分类号 H04L27/26(2006.01)I
代理机构 武汉科皓知识产权代理事务所(特殊普通合伙) 42222 代理人 赵丽影
主权项 一种LTE射频拉远单元峰均比检测方法,其特征在于:在远端射频单元中使用CFR后以及反馈ADC采集的数据分别进行峰均比检测和分析,具体包括以下步骤:步骤1:CPU选择通道,选择发送和反馈为同一通道;步骤2:CPU产生清空标志,清空发送和反馈峰均比检测中累加DPRAM的值为0,清空标志高电平表示清空,低电平正常,高电平持续时间为100us,保证能够清空整个累加DPRAM;步骤3:CPU产生计算开始标志,先低电平,再高电平,再低电平,FPGA中检测到上升延后开始计数,计数10ms长度后结束,并产生10ms计算使能;步骤4:FPGA计算出i<sup>2</sup>+q<sup>2</sup>,i为同向分量,q为正交分量;步骤5:FPGA计算出Amp=√i<sup>2</sup>+q<sup>2</sup>;步骤6:FPGA计算出调制信号的模值量化值abs_out=(√i<sup>2</sup>+q<sup>2</sup>)/128,然后再对abs_out进行四舍五入操作得到Index;步骤7:在10ms计算使能有效期间,把Index延时一拍得到Index_r1,延时2拍得到Index_r2,延时3拍得到Index_r3,延时4拍得到Index_r4,Index_r1,Index_r2,Index_r3,Index_r4同时分别作为累加DPRAM1,DPRAM2,DPRAM3,DPRAM4的读写地址,每隔4个处理时钟周期更新一次读写地址,同时产生读使能信号读取4个累加DPRAM中相应地址存储的内容,并把读出的数据进行加1操做产生4个累加DPRAM的输入,然后在产生写使能信号,把累加结果写入到累加DPRAM中,读写使能也是4个时钟周期产生一次,每次读使能提前写使能3拍;步骤8:在10ms计算使能结束后,把4个累加DPRAM中统计的结果读出来,并进行求和操作做为柱状图存储DPRAM的输入数据,写入到柱状图存储DPRAM中;步骤9:CPU产生256个读地址,读使能以及读数据总线操作,并把读取的数据存储到一个数组中,读使能的产生是在计算开始标志产生后20ms,保证能够完成一个无线帧数据的计算;步骤10:CPU导出数据到本地PC机,然后重复进行1~10步骤获取其它通道柱状图数据;步骤11:导入各通道柱状图数据到Matlab中,在matlab中算出平均功率,每个点的峰均比,每个峰均比值所对应的概率值,最后用semilogy函数画出各通道的CCDF曲线。
地址 430073 湖北省武汉市东湖高新技术开发区东信路5号