发明名称 嵌入式半导体装置封装及其制造方法
摘要 本发明涉及嵌入式半导体装置封装及其制造方法。一种封装结构包括介电层,至少一个附接到介电层的半导体装置,施加到介电层且在半导体装置周围以使半导体装置嵌入其中的一个或多个介电片材,和多个形成到半导体装置的通路,多个通路形成在介电层和一个或多个介电片材中的至少一者。封装结构还包括形成在通路中且在封装结构的一个或多个朝外表面上的金属互连件,以形成到半导体装置的电互连。介电层由层压工艺期间不流动的材料组成且一个或多个介电片材的每一个由可固化材料组成,固化材料被配置成在层压工艺期间当固化时熔化并流动,从而填充半导体装置周围的任何空气间隙。
申请公布号 CN104681520A 申请公布日期 2015.06.03
申请号 CN201410848599.4 申请日期 2014.09.26
申请人 通用电气公司 发明人 S·S·乔罕;P·A·麦康奈利;A·V·高达
分类号 H01L23/488(2006.01)I;H01L23/498(2006.01)I;H01L23/367(2006.01)I;H01L21/768(2006.01)I 主分类号 H01L23/488(2006.01)I
代理机构 中国专利代理(香港)有限公司 72001 代理人 严志军;肖日松
主权项 一种封装结构,包括:第一介电层;附接到所述第一介电层的至少一个半导体装置;一个或多个介电片材,其施加到所述第一介电层上和所述至少一个半导体装置周围,使得所述至少一个半导体装置嵌入其中;形成到所述至少一个半导体装置的多个通路,所述多个通路形成在所述第一介电层和所述一个或多个介电片材中的至少一者;以及金属互连件,其形成在所述多个通路中和在所述封装结构的一个或多个朝外表面上,以形成到所述至少一个半导体装置的电互连;其中,所述第一介电层由在层压工艺期间不流动的材料组成;其中,所述一个或多个介电片材中的每一个由可固化材料组成,该可固化材料被配置成在所述层压工艺期间当固化时熔化并流动,使得所述一个或多个介电片材熔化并流动以填充存在于所述至少一个半导体装置周围的任何空气间隙。
地址 美国纽约州