发明名称 一种半导体器件的制造方法
摘要 本发明提供一种半导体器件的制造方法,包括:提供半导体衬底,在半导体衬底上依次形成蚀刻停止层、多孔低k介电层和BD层;对BD层的表面实施氧等离子体处理,以阻止在BD层上沉积TEOS层时BD层的表面吸附TEOS的气态成分形成气泡缺陷;在BD层上沉积TEOS层,并在TEOS层上沉积形成硬掩膜层,其中,BD层、TEOS层和硬掩膜层构成硬掩膜叠层结构;在多孔低k介电层中形成用于填充铜金属互连层的铜金属互连沟槽和通孔;在铜金属互连沟槽和通孔中填充铜金属互连层。根据本发明,在多孔低k介电层上形成用于蚀刻多孔低k介电层以在其中形成用于填充铜金属互连层的铜金属互连沟槽和通孔的硬掩膜叠层结构时,可以避免在硬掩膜叠层结构中形成气泡缺陷。
申请公布号 CN104681483A 申请公布日期 2015.06.03
申请号 CN201310630320.0 申请日期 2013.11.29
申请人 中芯国际集成电路制造(上海)有限公司 发明人 周鸣
分类号 H01L21/768(2006.01)I 主分类号 H01L21/768(2006.01)I
代理机构 北京市磐华律师事务所 11336 代理人 董巍;高伟
主权项 一种半导体器件的制造方法,包括:提供半导体衬底,在所述半导体衬底上依次形成蚀刻停止层、多孔低k介电层和BD层;对所述BD层的表面实施氧等离子体处理,以阻止在所述BD层上沉积TEOS层时所述BD层的表面吸附所述TEOS的气态成分形成气泡缺陷;在所述BD层上沉积所述TEOS层,并在所述TEOS层上沉积形成硬掩膜层,其中,所述BD层、所述TEOS层和所述硬掩膜层构成硬掩膜叠层结构。
地址 201203 上海市浦东新区张江路18号