发明名称 |
用于处理器端设备中的高效缓存方法及输入缓冲装置 |
摘要 |
本发明公开一种用于处理器端设备的高效缓存方法以及输入缓冲装置,该缓存方法步骤包括:在端设备中依次设置多个相同结构的用于缓冲请求的子缓冲;2)接收各源设备发送的请求并统计每拍接收到的请求数;每拍根据请求数控制将接收到的各请求按行顺序分别依次循环的写入或读出各子缓冲中;当各子缓冲中请求数总和大于预设阈值时,产生Busy信号发送至各源设备。该输入缓冲装置包括请求缓冲模块、写入与读出控制模块以及Busy产生模块。本发明能够实现无间隙的存储源设备请求,具有缓存效率与硬件利用率高、硬件开销小且功耗低的优点。 |
申请公布号 |
CN104679671A |
申请公布日期 |
2015.06.03 |
申请号 |
CN201510135337.8 |
申请日期 |
2015.03.26 |
申请人 |
中国人民解放军国防科学技术大学 |
发明人 |
刘胜;陈海燕;陈书明;郭阳;万江华;李振涛;陈胜刚;陈小文;李昭然;王慧慧 |
分类号 |
G06F12/08(2006.01)I |
主分类号 |
G06F12/08(2006.01)I |
代理机构 |
湖南兆弘专利事务所 43008 |
代理人 |
周长清 |
主权项 |
一种用于处理器端设备中的高效缓存方法,其特征在于,步骤包括:1)在端设备中依次设置多个相同结构的用于缓冲请求的子缓冲;2)接收各源设备发送的请求并统计每拍接收到的请求数;每拍根据请求数控制将接收到的各请求按行顺序分别依次循环的写入或读出各子缓冲中;当各子缓冲中请求数总和大于预设阈值时,产生Busy信号发送至各源设备。 |
地址 |
410073 湖南省长沙市砚瓦池正街47号中国人民解放军国防科学技术大学计算机学院微电子与微处理器研究所 |