相变存储器、其底部接触结构及其各自制作方法

摘要

一种相变存储器底部接触结构的制作方法，包括：提供至少形成有包埋在第一介电层中的导电插塞的半导体衬底；在导电插塞及第一介电层上形成第二介电层；形成暴露部分导电插塞的沟槽；在第二介电层、沟槽内淀积导电层；利用光刻工艺在沟槽外的导电层上定义出垂直沟槽的条状区域，保留位于导电插塞及该条状区域上的导电层，去除其它区域的导电层；在沟槽内填充第三介电层，并CMP去除沟槽外的第三介电层及导电层。本发明还提供了上述方法形成的相变存储器底部接触结构以及相变存储器的结构及其制作方法。采用本发明的技术方案，实现了在45nm工艺下，制作小于45nm的相变层底部接触结构。

主权项

一种相变存储器底部接触结构的制作方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上至少形成有包埋在第一介电层中的导电插塞；在所述导电插塞、及第一介电层上至少形成第二介电层；利用光刻、刻蚀在所述第二介电层内形成暴露部分所述导电插塞的沟槽；在所述第二介电层、沟槽内淀积导电层；利用光刻工艺在所述沟槽外的导电层上定义出垂直沟槽的条状区域，在沟槽底部，只保留所述导电插塞上的导电层，在沟槽侧壁，只保留落在所述导电插塞上的导电层，在沟槽外部，只保留以该沟槽侧壁的宽度在垂直沟槽方向延伸的条状区域的导电层，去除其它区域的导电层；在所述沟槽内填充第三介电层，并CMP去除沟槽外的第三介电层及导电层，保留在沟槽侧壁上的导电层形成了厚度小于光刻极限的底部接触结构。