核函数极限学机分类器的FPGA实现方法

摘要

本发明公开了一种核函数极限学机分类器的FPGA实现方法，包括如下步骤：首先在PC机上对原始分类样本进行预处理得到样本，然后通过RS232端口将样本由PC机传输到FPGA中，FPGA将样本存入RAM中，根据训练样本的特征数和样本数确定学机的决策函数、拓扑结构。核函数极限学机具有好的分类能力、操作简单，训练速度快，泛化性好，同时也可以避免了陷入局部最小值的危险。本发明创新点采用并行、串行混合编程，可以有效地降低资源的利用；采用降维法的矩阵分块求逆的FPGA实现，适用于任意维数矩阵求逆，修改简单方便，可以有效地提高工作效率；可根据精度要求使用不同位宽的二进制数，可以在保持精度的情况下有效地降低资源的消耗。

主权项

核函数极限学习机分类器的FPGA实现方法，其特征在于，包括如下步骤：首先在PC机上对原始分类样本进行预处理得到样本，然后通过RS232端口将样本由PC机传输到FPGA中，FPGA将样本存入RAM中，根据训练样本的特征数和样本数确定核函数极限学习机的决策函数、拓扑结构。