| 摘要 |
본 발명은, 세라믹 본체의 양 단에 도전성 페이스트로 이루어진 제1 및 제2 외부 전극이 형성된 적층 세라믹 커패시터; 및 상기 적층 세라믹 커패시터의 실장 면에 접합되며, 절연 기판의 양 단에 상기 제1 및 제2 외부 전극과 접속된 제1 및 제2 접속 단자를 가지며, 상기 제1 및 제2 접속 단자는 내측의 제1 및 제2 도전성 수지층과 외측의 제1 및 제2 도금층의 이중 층 구조를 포함하는 인터포저 기판; 을 포함하는 적층 세라믹 전자 부품을 제공한다. |
