发明名称 一种半导体器件及其形成方法
摘要 一种半导体器件及其形成方法。其中,半导体器件形成方法中,刻蚀覆盖基片的第二表面,形成用于容纳凸起于半导体衬底第一表面的元器件的空腔,以及用于形成金属插塞的开口,之后在所述开口内填充板金属材料,形成金属插塞后,将所述覆盖基片覆盖在半导体衬底第一表面,使得半导体衬底上的元器件位于所述空腔内,而所述覆盖基片内的金属插塞与半导体衬底上的测试垫固定连接。之后研磨覆盖基片的第一表面露出所述金属插塞。在形成的半导体器件的电性能测试工序中,直接通过所述金属插塞连接元器件以及外部的测试仪器,完成对元器件的电性能测试工序,从而简化半导体器件的电性能测试工序,并提高半导体器件的电性能测试工序进行的成功率。
申请公布号 CN104671187A 申请公布日期 2015.06.03
申请号 CN201310617894.4 申请日期 2013.11.27
申请人 中芯国际集成电路制造(上海)有限公司 发明人 骆凯玲;郭亮良;刘煊杰
分类号 B81B7/00(2006.01)I;B81C1/00(2006.01)I 主分类号 B81B7/00(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 骆苏华
主权项 一种半导体器件的形成方法,其特征在于,包括:提供半导体衬底,所述半导体衬底的第一表面具有元器件,所述半导体衬底内具有表面暴露于半导体衬底第一表面的测试垫,所述元器件与测试垫之间非接触,且通过所述半导体衬底内的互连线将所述元器件和测试垫电连接;提供覆盖基片,刻蚀所述覆盖基片的第二表面,在所述覆盖基片内形成开口;向所述开口内填充满金属材料,形成金属插塞;刻蚀所述覆盖基片的第二表面,在所述覆盖基片内形成空腔,;将所述半导体衬底的第一表面与所述覆盖基片的第二表面贴合,使所述半导体衬底上的元器件位于所述空腔内,且使所述半导体衬底内的测试垫与所述金属插塞固定连接;研磨所述覆盖基片的第一表面,直至露出所述金属插塞,所述覆盖基片的第一表面与覆盖基片的第二表面位置相对。
地址 201203 上海市浦东新区张江路18号